中国农业大学图书馆书目检索系统

Online Public Access Catalogue

题名/责任者:

Verilog HDL数字设计与综合:(第二版) (本科教学版)/(美) Samir Palnitkar著 夏宇闻, 胡燕祥, 刁岚松等译

出版发行项:

北京:电子工业出版社,2015

ISBN及定价:

978-7-121-26124-4/CNY49.00

载体形态项:

12, 302页:图;26cm

统一题名:

Verilog HDL : a guide to digital design and synthesis

丛编项:

国外电子与通信教材系列

个人责任者:

帕尔尼卡 (Palnitkar, Samir) 著

个人次要责任者:

夏宇闻 译

个人次要责任者:

胡燕祥 译

个人次要责任者:

刁岚松 译

学科主题:

VHDL语言-程序设计

中图法分类号:

TP312

版本附注:

据原著第2版译出

出版发行附注:

本书中文简体字版专有出版权由Peason Education (培生教育出版集团)授予电子工业出版社。

责任者附注:

责任者规译姓: 帕尔尼卡, 取自在版编目。

书目附注:

有书目

提要文摘附注:

本书从用户的角度全面阐述了Verilog HDL语言的重要细节和基本设计方法，并详细介绍了Verilog 2001版的主要改进部分。本书重点关注如何应用Verilog语言进行数字电路和系统的设计和验证，而不仅仅讲解语法。全书从基本概念讲起，并逐渐过渡到编程语言接口以及逻辑综合等高级主题。书中的内容全部符合Verilog HDL IEEE 1364-2001标准。

使用对象附注:

适合电子、计算机、自动控制等专业的学习数字电路设计的大学本科高年级学生阅读，也适合数字系统设计工程师和已具有多年Verilog设计工作经验的资深工程师参考

豆瓣简介：

随书光盘: