- 题名/责任者:
- Verilog HDL数字集成电路设计原理与应用/蔡觉平, 何小川, 李逍楠编著
- 出版发行项:
- 西安:西安电子科技大学出版社,2011
- ISBN及定价:
- 978-7-5606-2652-9/CNY30.00
- 载体形态项:
- 277页:图;26cm
- 丛编项:
- 高等学校电子信息类专业“十二五”规划教材
- 个人责任者:
- 蔡觉平 编著
- 个人责任者:
- 何小川 编著
- 个人责任者:
- 李逍楠 编著
- 学科主题:
- 数字集成电路-电路设计-高等学校-教材
- 学科主题:
- VHDL语言-程序设计-高等学校-教材
- 中图法分类号:
- TN431.2
- 中图法分类号:
- TP312
- 书目附注:
- 有书目 (第277页)
- 提要文摘附注:
- 本书系统地对Verilog HDL语法和程序设计进行了介绍, 明确了数字可综合逻辑设计和测试仿真程序设计在Verilog HDL语言中的不同, 通过对典型的组合逻辑电路、时序逻辑电路和测试程序的设计举例, 较为完整地说明了Verilog HDL语言在数字集成电路中的使用方法。
- 随书光盘:
全部MARC细节信息>>
东3层4区