机读格式显示(MARC)

• 000 01282nam 2200313 450

• 001 0000389935

• 005 20150327094300.0

• 010 __ |a 978-7-121-12425-9 |d CNY39.90

• 099 __ |a CAL 012011008419

• 100 __ |a 20110107d2011 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a ak a 000yy

• 106 __ |a r

• 200 1_ |a 数字系统设计与Verilog HDL |A shu zi xi tong she ji yu Verilog hdl |f 王金明编著

• 205 __ |a 第4版

• 210 __ |a 北京 |c 电子工业出版社 |d 2011

• 215 __ |a xiii, 397页 |c 图 |d 26cm

• 225 2_ |a EDA工具应用丛书 |A EDA gong ju ying yong cong shu

• 320 __ |a 有书目

• 330 __ |a 本书根据EDA课程教学要求，以提高数字设计能力为目的，系统阐述数字系统开发的相关知识，主要内容包括EDA技术、FPGA/CPLD器件、Verilog硬件描述语言等。全书以Quartus Ⅱ、Synplify Pro软件为平台，以Verilog—1995和Verilog—2001语言标准为依据，以可综合的设计为重点，通过大量经过验证的数字设计实例，系统阐述数字系统设计的方法与技术，由浅入深地介绍Verilog工程开发的知识与技能。

• 410 _0 |1 2001 |a EDA工具应用丛书

• 606 0_ |a 数字系统 |A shu zi xi tong |x 系统设计

• 606 0_ |a 硬件描述语言 |A ying jian miao shu yu yan |x 程序设计

• 690 __ |a TP312 |v 4

• 701 _0 |a 王金明 |A wang jin ming |4 编著

• 801 _0 |a CN |b CAU |c 20120217

• 905 __ |a CAU |d TP312/894(4)

• 920 __ |a 211180 |z 1