机读格式显示(MARC)

• 000 01435nam 2200397 450

• 000 0000192543

• 001 0000153699

• 005 20060106084335.0

• 010 __ |a 7-121-01743-1 |d CNY29.00

• 099 __ |a CAL 012005115144

• 100 __ |a 20051017d2005 em y0chiy0121 ea

• 101 1_ |a chi |c eng

• 102 __ |a CN |b 110000

• 105 __ |a ak a 000yy

• 106 __ |a r

• 200 1_ |a VHDL数字电路设计教程 |A vhdl shu zi dian lu she ji jiao cheng |d = Circuit design with VHDL |f (巴西) Volnei A. Pedroni著 |g 乔庐峰, 王志功等译 |z eng

• 210 __ |a 北京 |c 电子工业出版社 |d 2005

• 215 __ |a 284页 |c 图 |d 24cm

• 225 2_ |a 国外电子与通信教材系列 |A guo wai dian zi yu tong xin jiao cai xi lie

• 306 __ |a 据Massachusetts Institute of Technology 2004年英文版译出, 本书中文简体字版由MIT Press授权电子工业出版社出版

• 314 __ |a 责任者规范汉译姓: 佩德罗尼

• 320 __ |a 有书目

• 410 _0 |1 2001 |a 国外电子与通信教材系列

• 510 1_ |a Circuit design with VHDL |z eng

• 606 0_ |a VHDL语言 |A vhdl yu yan |x 程序设计

• 606 0_ |a 数字电路 |A shu zi dian lu |x 电路设计 |x 计算机辅助设计

• 690 __ |a TP312 |v 4

• 690 __ |a TN790.2 |v 4

• 701 _1 |a 佩德罗尼, |A pei de luo ni |b V. A. |g (Pedroni, Volnei A.) |4 著

• 702 _0 |a 王志功 |A wang zhi gong |4 译

• 702 _0 |a 乔庐峰 |A qiao lu feng |4 译

• 801 _0 |a CN |b CAU |c 20060106

• 901 __012005019439

• 905 __ |a CAU |d TN790.2/3

• 907 __ |a CAU |f TN790.2/3

• 999 __ |I lzy |i 20060106 08:43:35 |G zhj |g 20060116 10:07:0