机读格式显示(MARC)

• 000 01249nam 2200325 450

• 001 0000401069

• 005 20120925094100.0

• 010 __ |a 978-7-5603-3169-0 |d CNY44.00

• 099 __ |a CAL 012011284887

• 100 __ |a 20110721d2011 ekmy0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 230000

• 105 __ |a ak a 000yy

• 106 __ |a r

• 200 1_ |a Verilog HDL数字系统设计 |A verilog hdl shu zi xi tong she ji |d = Digital design using Verilog HDL |f 王建民, 田晓华, 江晓林编著 |z eng

• 210 __ |a 哈尔滨 |c 哈尔滨工业大学出版社 |d 2011

• 215 __ |a 356页 |c 图 |d 26cm

• 225 2_ |a 高等学校“十二五”规划教材 |A Gao Deng Xue Xiao “shi Er Wu ”gui Hua Jiao Cai |i 电子信息与通信工程系列

• 320 __ |a 有书目

• 330 __ |a 本书分为11章，内容包括：数字系统设计概述、组合逻辑电路设计回顾、时序逻辑设计回顾、Verilog硬件描述语言等。

• 410 _0 |1 2001 |a 高等学校“十二五”规划教材 |i 电子信息与通信工程系列

• 510 1_ |a Digital design using Verilog HDL |z eng

• 606 0_ |a 硬件描述语言 |A ying jian miao shu yu yan |x Verilog HDL |x 程序设计

• 690 __ |a TP312 |v 4

• 701 _0 |a 王建民 |A wang jian min |4 编著

• 701 _0 |a 田晓华 |A tian xiao hua |4 编著

• 701 _0 |a 江晓林 |A jiang xiao lin |4 编著

• 801 _0 |a CN |b CAU |c 20120921

• 905 __ |a CAU |d TP312/1908

• 920 __ |a 211180 |z 1