机读格式显示(MARC)

• 000 01050nam 2200289 450

• 001 0000428723

• 005 20140516154500.0

• 010 __ |a 978-7-121-22284-9 |d CNY65.00 (含光盘)

• 010 __ |a 978-7-89432-814-4 |b 光盘

• 099 __ |a CAL 012014025430

• 100 __ |a 20140313d2014 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a ak z 000yy

• 106 __ |a r

• 200 1_ |a Verilog HDL数字系统设计及仿真 |A Verilog HDL Shu Zi Xi Tong She Ji Ji Fang Zhen |f 于斌编著

• 210 __ |a 北京 |c 电子工业出版社 |d 2014

• 215 __ |a 448页 |c 图 |d 26cm |e 光盘1片

• 225 2_ |a 工程设计与分析系列 |A Gong Cheng She Ji Yu Fen Xi Xi Lie

• 330 __ |a 本书着重从设计角度入手，每章都力求让读者掌握一种设计方法，能够利用本章知识进行完整的设计，从模块的角度逐步完成对Verilog HDL 语法的学习，从而在整体上掌握Verilog HDL 语法。

• 410 _0 |1 2001 |a 工程设计与分析系列

• 606 0_ |a VHDL语言 |A VHDL Yu Yan |x 仿真程序 |x 程序设计

• 690 __ |a TP312 |v 5

• 701 _0 |a 于斌 |A Yu Bin |4 编著

• 801 _0 |a CN |b CAU |c 20140514

• 905 __ |a CAU |d TP312/1721

• 920 __ |a 211180 |z 1