机读格式显示(MARC)

• 000 01412nam 2200325 450

• 001 0000606247

• 005 20230224092900.0

• 010 __ |a 978-7-302-59749-0 |d CNY69.00

• 099 __ |a CAL 012022020825

• 100 __ |a 20220114d2022 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a ak a 000yy

• 106 __ |a r

• 200 1_ |a FPGA时序约束与分析 |A FPGAshi xu yue shu yu fen xi |f 吴厚航编著

• 210 __ |a 北京 |c 清华大学出版社 |d 2022

• 215 __ |a x, 165页 |c 图 |d 24cm

• 225 2_ |a 清华开发者书库 |A qing hua kai fa zhe shu ku

• 312 __ |a 英文并列题名取自封面

• 314 __ |a 吴厚航, 近十年的FPGA工程实践与产品研发经历, 擅长记录、分析并总结各种FPGA开发经验与技巧, 也非常乐于分享。

• 320 __ |a 有书目

• 330 __ |a 本书首先介绍时序约束相关的基本概念; 然后从时钟、建立时间和保持时间等概念人手, 详细地阐述时序分析理论中的基本时序路径; 随后结合实际的约束语法。对主时钟约束、虚拟时钟约束、时钟特性约束、衍生时钟约束、I/O接口约束、多周期约束、虚假路径约束、最大/最小延时约束等进行详细的介绍, 除基本理论与约束语法的解释说明外, 还提供了丰富的语法使用实例、工具使用实例以及工程应用实例。

• 410 _0 |1 2001 |a 清华开发者书库

• 510 1_ |a FPGA timing constraints and analysis |z eng

• 606 0_ |a 可编程序逻辑器件 |A ke bian cheng xu luo ji qi jian |x 系统设计

• 690 __ |a TP332.1 |v 5

• 701 _0 |a 吴厚航 |A wu hou hang |4 编著

• 801 _0 |a CN |b CAU |c 20230224

• 905 __ |a CAU |d TP332.1/79

• 920 __ |a 211180 |z 1