机读格式显示(MARC)

• 000 01613nam 2200385 450

• 001 0000612692

• 005 20240527164700.0

• 010 __ |a 978-7-302-59660-8 |d CNY69.00

• 099 __ |a CAL 012022102130

• 100 __ |a 20221024d2022 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a ak a 000yy

• 106 __ |a r

• 200 1_ |a Verilog数字系统设计与FPGA应用 |A Verilog shu zi xi tong she ji yu FPGA ying yong |e MOOC版 |f 赵倩 ... [等] 编著

• 205 __ |a 第2版

• 210 __ |a 北京 |c 清华大学出版社 |d 2022

• 215 __ |a 366页 |c 图 |d 26cm

• 225 2_ |a 高等学校电子信息类专业系列教材 |A gao deng xue xiao dian zi xin xi lei zhuan ye xi lie jiao cai |i 电子科学与技术

• 300 __ |a 教育部高等学校电子信息类专业教学指导委员会规划教材

• 304 __ |a 题名页题: 赵倩, 叶波, 邵洁, 周多, 林丽萍编著

• 320 __ |a 有书目 (第365-366页)

• 330 __ |a 本书按照Verilog数字系统设计的前端设计流程编写, 从Verilog HDL语言、HDL编码指南、逻辑验证到测试平台, 在此基础上对当前主流Altera FPGA/CPLD器件的应用进行介绍, 并对片上可编程系统进行深入探讨。本书内容由浅入深, 循序渐进, 既容易入门, 又能深入到集成电路设计领域。

• 410 _0 |1 2001 |a 高等学校电子信息类专业系列教材 |i 电子科学与技术

• 606 0_ |a 硬件描述语言 |A ying jian miao shu yu yan |x 系统设计 |x 高等学校 |j 教材

• 606 0_ |a 可编程序逻辑器件 |A ke bian cheng xu luo ji qi jian |x 系统设计 |x 高等学校 |j 教材

• 690 __ |a TP312VH |v 5

• 690 __ |a TP332.1 |v 5

• 690 __ |a TP312 |v 4

• 701 _0 |a 赵倩 |A zhao qian |4 编著

• 701 _0 |a 叶波 |A ye bo |4 编著

• 701 _0 |a 邵洁 |A shao jie |4 编著

• 801 _0 |a CN |b CAU |c 20240526

• 905 __ |a CAU |d TP312/4042(2)

• 920 __ |a 211180 |z 1