机读格式显示(MARC)

• 000 00904nam0 2200277 450

• 001 0000401070

• 005 20120925094900.0

• 010 __ |a 978-7-118-07903-6 |d CNY29.00

• 099 __ |a CAL 012012163813

• 100 __ |a 20120327d2012 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a ak a 000yy

• 106 __ |a r

• 200 1_ |a Verilog HDL语言及数字系统设计 |A Verilog HDL yu yan ji shu zi xi tong she ji |f 李景华, 杜玉远主编

• 210 __ |a 北京 |c 国防工业出版社 |d 2012

• 215 __ |a 252页 |c 图 |d 26cm

• 320 __ |a 有书目 (第252页)

• 330 __ |a 本书在介绍EDA技术相关内容的基础上, 讲述了Verilog HDL语言及采用Verilog HDL语言设计并实现数字逻辑电路和数字系统的方法。

• 606 0_ |a VHDL语言 |A VHDL yu yan |x 程序设计

• 690 __ |a TP312 |v 4

• 701 _0 |a 李景华 |A li jing hua |4 主编

• 701 _0 |a 杜玉远 |A du yu yuan |4 主编

• 801 _0 |a CN |b CAU |c 20120924

• 905 __ |a CAU |d TP312/1904

• 920 __ |a 211180 |z 1