机读格式显示(MARC)

• 000 01364nam 2200385 450

• 000 0000203850

• 001 0000162829

• 005 20061103141411.0

• 010 __ |a 7-5053-9917-9 |d CNY65.00

• 099 __ |a CAL 012005010248

• 100 __ |a 20050120d2005 em y0chiy50 ea

• 101 1_ |a chi |c eng

• 102 __ |a CN |b 110000

• 105 __ |a ak a 000yy

• 106 __ |a r

• 200 1_ |a Verilog HDL高级数字设计 |A verilog hdl gao ji shu zi she ji |d = Advanced digital design with verilog HDL |f (美) Michael D. Ciletti著 |g 张雅绮, 李锵等译 |z eng

• 210 __ |a 北京 |c 电子工业出版社 |d 2005

• 215 __ |a 18, 710页 |c 图 |d 26cm

• 225 2_ |a 国外电子与通信教材系列 |A guo wai dian zi yu tong xin jiao cai xi lie

• 305 __ |a 据2003年英文版译出

• 306 __ |a 本书中文简体翻译版由电子工业出版社和Pearson Education培生教育出版亚洲有限公司合作出版

• 314 __ |a 责任者规范汉译姓: 奇莱蒂

• 320 __ |a 有书目

• 410 _0 |1 2001 |a 国外电子与通信教材系列

• 500 10 |a Advanced digital design with verilog HDL |m chi

• 606 0_ |a VHDL语言 |A vhdl yu yan |x 程序设计

• 690 __ |a TP312 |v 4

• 701 _1 |a 奇莱蒂 |A qi lai di |g (Ciletti, Michael D.) |4 著

• 702 _0 |a 李锵 |A li qiang |4 译

• 702 _0 |a 张雅绮 |A zhang ya qi |4 译

• 801 _0 |a CN |b CAU |c 20061103

• 901 __012006021534

• 905 __ |a CAU |d TP312/1620

• 907 __ |a CAU |f TP312/1620

• 999 __ |I waj |i 20061103 14:14:11 |G zxww |g 20061110 17:00:3