机读格式显示(MARC)

• 000 01388nam0 2200385 450

• 000 0000217395

• 001 0000173972

• 005 20181112083400.0

• 010 __ |a 7-900669-87-6 |b 光盘

• 010 __ |a 7-81077-739-4 |d CNY35.00 (含光盘)

• 099 __ |a CAL 012006105152

• 100 __ |a 20060815d2006 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a ak a 000yy

• 106 __ |a r

• 200 1_ |a Verilog FPGA芯片设计 |A Verilog FPGA xin pian she ji |f 刘绍汉,林灶生编著

• 210 __ |a 北京 |c 北京航空航天大学出版社 |d 2006

• 215 __ |a 282页 |c 图 |d 26cm |e 光盘1片

• 306 __ |a 由台湾全华科技图书股份有限公司授权出版

• 312 __ |a 英文并列题名取自封面

• 320 __ |a 有书目 (第282页)

• 330 __ |a 本书除讲述基本的设计技巧外，还介绍了多模块整合设计技术。内容包括：数字逻辑设计与Verilog发展历史、Verilog设计风格与概念、Verilog设计结构、门级描述、数据流建模等。

• 510 1_ |a Verilog in FPGA chip design |z eng

• 606 0_ |a 可编程序逻辑器件 |A ke bian cheng xu luo ji qi jian |x 计算机辅助设计 |x 应用软件 |x FPGA

• 606 0_ |a 硬件描述语言 |A ying jian miao shu yu yan |x 程序设计

• 690 __ |a TP332.1 |v 4

• 690 __ |a TP312 |v 4

• 701 _0 |a 刘绍汉 |A liu shao han |4 编著

• 701 _0 |a 林灶生 |A lin zao sheng |4 编著

• 801 _0 |a CN |b CAU |c 20061123

• 901 __012006024925

• 905 __ |a CAU |d TP312/1644

• 907 __ |a CAU |f TP312/1644

• 999 __ |I lzy |i 20061123 14:46:36 |G zhj |g 20061127 14:20:48