机读格式显示(MARC)

• 000 01301nam0 2200313 450

• 001 0000500286

• 005 20171218085800.0

• 010 __ |a 978-7-115-46678-5 |d CNY59.00

• 092 __ |a CN |b 人天800-3525

• 099 __ |a CAL 012017146612

• 100 __ |a 20171018d2017 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a ak z 000yy

• 106 __ |a r

• 200 1_ |a Intel FPGA/CPLD设计 |A Intel FPGA/CPLD she ji |i 高级篇 |f 王江宏 ... [等] 编著

• 210 __ |a 北京 |c 人民邮电出版社 |d 2017

• 215 __ |a 318页 |c 图 |d 26cm

• 300 __ |a Intel公司推荐FPGA/CPLD培训教材

• 304 __ |a 编著还有：蔡海宁， 颜远，王诚，吴继华

• 330 __ |a 本书作者凭借多年工作经验，深入地讨论了Intel FPGA/CPLD的设计和优化技巧。在讨论FPGA/CPLD设计指导原则的基础上，介绍了Intel FPGA器件的高-级应用；引-领读者学习逻辑锁定设计工具，详细讨论了时序约束与静态时序分析的方法；针对市场应用需求，分别介绍了SoC FPGA和OpenCL系统应用技术；结合实例讨论如何进行设计优化，介绍了Intel的可编程器件的高-级设计工具与系统级设计技巧。

• 606 0_ |a 可编程序逻辑阵列 |A ke bian cheng xu luo ji zhen lie |x 系统设计

• 690 __ |a TP332.1 |v 5

• 701 _0 |a 王江宏 |A wang jiang hong |4 编著

• 701 _0 |a 蔡海宁 |A cai hai ning |4 编著

• 701 _0 |a 颜远 |A yan yuan |4 编著

• 801 _0 |a CN |b CAU |c 20171218

• 905 __ |a CAU |d TP332.1/63/V.2

• 920 __ |a 211180 |z 1