机读格式显示(MARC)

• 000 01716nam 2200361 450

• 001 0000458125

• 005 20151102173000.0

• 010 __ |a 978-7-121-25773-5 |d CNY99.00

• 099 __ |a CAL 012015074074

• 100 __ |a 20150612d2015 em y0chiy50 ea

• 101 1_ |a chi |c eng

• 102 __ |a CN |b 110000

• 105 __ |a ak a 000yy

• 106 __ |a r

• 200 1_ |a 基于Nios II的嵌入式SoPC系统设计与Verilog开发实例 |A Ji Yu Nios II De Qian Ru Shi SoPC Xi Tong She Ji Yu Verilog Kai Fa Shi Li |d = Embedded SoPC design with Nios II processor and Verilog examples |f (美) Pong P. Chu著 |g 金明录, 门宏志译 |z eng

• 210 __ |a 北京 |c 电子工业出版社 |d 2015

• 215 __ |a 20, 641页 |c 图 |d 26cm

• 225 2_ |a 嵌入式技术与电子设计丛书 |A Qian Ru Shi Ji Shu Yu Dian Zi She Ji Cong Shu

• 306 __ |a 本书由美国John Wiley & Sons, Inc.公司授权出版

• 314 __ |a 责任者Pong P. Chu中文名: 曲邦平

• 320 __ |a 有书目 (第640-641页)

• 330 __ |a 本书利用Altera FPGA开发板和Nios II软核处理器，揭示了基于FPGA的嵌入式系统特有的硬件可编程性，采用“做中学”的模式，介绍了基于Verilog的嵌入式SoPC设计的基本概念和技术。本书通过许多实例说明软、硬件的设计和开发过程，并给出了完整的代码和丰富的实验题目。

• 410 _0 |1 2001 |a 嵌入式技术与电子设计丛书

• 500 10 |a Embedded SoPC design with Nios II processor and Verilog examples |m Chinese

• 606 0_ |a 可编程序逻辑器件 |A Ke Bian Cheng Xu Luo Ji Qi Jian |x 系统设计 |x 高等学校 |j 教材

• 606 0_ |a 可编程序逻辑器件 |A Ke Bian Cheng Xu Luo Ji Qi Jian |x 系统开发 |x 高等学校 |j 教材

• 690 __ |a TP332.1 |v 5

• 701 _0 |a 曲邦平 |A Qu Bang Ping |g (Chu, Pong P.) |4 著

• 702 _0 |a 金明录 |A Jin Ming Lu |4 译

• 702 _0 |a 门宏志 |A Men Hong Zhi |4 译

• 801 _0 |a CN |b CAU |c 20151102

• 905 __ |a CAU |d TP332.1/57

• 920 __ |a 211180 |z 1