机读格式显示(MARC)

• 000 01276nam 2200373 450

• 000 0000214010

• 001 0000171199

• 005 20070109202603.0

• 010 __ |a 7-89993-501-6 |b 光盘

• 010 __ |a 7-118-04609-4 |d CNY30.00 (含光盘)

• 099 __ |a CAL 012006141057

• 100 __ |a 20061211d2006 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a ak a 000yy

• 106 __ |a r

• 200 1_ |a 从零开始学CPLD和Verilog HDL编程技术 |A cong ling kai shi xue CPLD he Verilog HDL bian cheng ji shu |f 刘建清主编 |g 刘建清, 刘汉文, 高广海编著

• 210 __ |a 北京 |c 国防工业出版社 |d 2006

• 215 __ |a 254页 |c 图 |d 26cm |e 光盘1片

• 225 2_ |a 从零开始学电子技术丛书 |A cong ling kai shi xue dian zi ji shu cong shu

• 320 __ |a 有书目 (第254页)

• 410 _0 |1 2001 |a 从零开始学电子技术丛书

• 606 0_ |a 硬件描述语言 |A ying jian miao shu yu yan |x VHDL |x 程序设计

• 606 0_ |a 可编程序逻辑器件 |A ke bian cheng xu luo ji qi jian

• 690 __ |a TP312 |v 4

• 690 __ |a TP332.1 |v 4

• 701 _0 |a 刘建清 |A liu jian qing |4 主编

• 702 _0 |a 高广海 |A gao guang hai |4 编著

• 702 _0 |a 刘汉文 |A liu han wen |4 编著

• 801 _0 |a CN |b CAU |c 20070109

• 901 __012007000830

• 905 __ |a CAU |d TP332.1/19

• 907 __ |a CAU |f TP332.1/19

• 999 __ |I nhh |i 20070109 20:26:03 |G zxw |g 20070112 15:35:3