机读格式显示(MARC)

• 000 01250nam 2200361 450

• 000 0000196897

• 001 0000157293

• 005 20060724101048.0

• 010 __ |a 7-118-04281-1 |d CNY33.00

• 099 __ |a CAL 012006016995

• 100 __ |a 20060214d2006 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a ak a 000yy

• 106 __ |a r

• 200 1_ |a 基于Verilog HDL的数字系统应用设计 |A ji yu Verilog HDL de shu zi xi tong ying yong she ji |f 王钿, 卓兴旺编著

• 210 __ |a 北京 |c 国防工业出版社 |d 2006

• 215 __ |a 287页 |c 图 |d 26cm

• 225 2_ |a 可编程逻辑器件快速进阶丛书 |A ke bian cheng luo ji qi jian kuai su jin jie cong shu

• 320 __ |a 有书目

• 330 __ |a 本书结合实践系统地介绍了基于Verilog数字逻辑设计相关的内容, 包括工具使用、RTL设计及Testbench的设计。

• 410 _0 |1 2001 |a 可编程逻辑器件快速进阶丛书

• 606 0_ |a 数字系统 |A shu zi xi tong |x 系统设计

• 606 0_ |a 硬件描述语言 |A ying jian miao shu yu yan |x VHDL |x 程序设计

• 690 __ |a TP271 |v 4

• 690 __ |a TP312 |v 4

• 701 _0 |a 卓兴旺 |A zhuo xing wang |4 编著

• 701 _0 |a 王钿 |A wang dian |4 编著

• 801 _0 |a CN |b CAU |c 20060724

• 901 __012006012749

• 905 __ |a CAU |d TP312/1571

• 907 __ |a CAU |f TP312/1571

• 999 __ |I waj |i 20060724 10:10:48 |G zxww |g 20060804 13:46:3