机读格式显示(MARC)

• 000 01541nam 2200337 450

• 001 0000388861

• 005 20120312153600.0

• 010 __ |a 978-7-115-24666-0 |d CNY49.00（含光盘）

• 010 __ |a 978-7-89443-343-5 |b 光盘

• 099 __ |a CAL 012011044703

• 100 __ |a 20110209d2011 ekmy0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a ak z 000yy

• 106 __ |a r

• 200 1_ |a Altera FPGA/CPLD设计 |A Altera FPGA/CPLD she ji |i 高级篇 |f 吴继华, 蔡海宁, 王诚编著

• 205 __ |a 第2版

• 210 __ |a 北京 |c 人民邮电出版社 |d 2011

• 215 __ |a 330页 |c 图 |d 26cm |e 光盘1片

• 300 __ |a Altera公司推荐FPGA/CPLD培训教材

• 330 __ |a 本书结合作者多年工作经验，深入地讨论了Altera FPGA／CPLD的设计和优化技巧。在讨论FPGA／CPLD设计指导原则的基础上，介绍了Altera器件的高级应用：引领读者学习逻辑锁定设计工具，详细讨论了时序约束与静态时序分析方法；结合实例讨论如何进行设计优化，介绍了Altera的可编程器件的高级设计工具与系统级设计技巧。本书附带光盘中收录了Altera Quartus II Web版软件，读者可以安装使用，同时还收录了本书所有实例的完整工程、源代码和使用说明文件，便于读者边学边练，提高实际应用能力。

• 333 __ |a 高等院校通信工程、电子工程、计算机、微电子与半导体等专业学生，硬件工程师和IC工程师及相关读者。

• 517 1_ |a 高级篇 |A Gao Ji Pian

• 606 0_ |a 可编程序逻辑器件 |A ke bian cheng xu luo ji qi jian |x 设计

• 690 __ |a TP332.1 |v 4

• 701 _0 |a 吴继华 |A wu ji hua |4 编著

• 701 _0 |a 蔡海宁 |A cai hai ning |4 编著

• 701 _0 |a 王诚 |A wang cheng |4 编著

• 801 _0 |a CN |b CAU |c 20120309

• 905 __ |a CAU |d TP332.1/8(2)/V.2

• 920 __ |a 211180 |z 1